3D先進封裝再突破！系統級封裝降50%佈線損耗，日月光強攻AI供電商機

AI資料中心功耗破千瓦，傳統橫向供電架構面臨瓶頸

隨著AI處理器效能不斷提升，高效能系統單晶片（SoC）的功耗已經突破千瓦等級，且在亞伏特電壓下的峰值電流需求超過1,000安培。在傳統的橫向供電架構中，電流必須經過印刷電路板(PCB)、封裝基板以及各種互連結構，在如此高電流的環境下，佈線損耗的問題變得尤為嚴重，成為提升AI系統效率的一大痛點。

3D系統級封裝技術突破，垂直整合縮短傳輸路徑

為解決AI資料中心與高效能運算日益攀升的供電需求，日月光投控(3711)今日宣布擴充其功率封裝平台PowerSiP，正式推出3D系統級封裝（SiP）解決方案。該方案將電壓調節模組(VRM)直接配置於處理器正下方，透過垂直整合設計大幅縮短大電流的傳輸路徑。根據官方公布的數據顯示，此項新技術能夠有效降低50%以上的寄生佈線損耗。升級後的3D SiP封裝平台透過將電源由PCB垂直傳輸至晶片，成功克服了橫向傳輸的損耗限制，成為提升整體系統效率的關鍵設計。

微型化設計發揮節電效益，滿足AI系統空間限制

此次發布的垂直整合工具箱包含了多項前瞻的微型化技術，例如無核基板間的雙面連接電容、高縱橫比銅柱整合技術，以及高密度主被動元件整合方案。日月光集團研發副總張欣晴表示，縮短大電流傳輸路徑所減少的佈線損耗，可直接轉化為系統層面的節電效益。另一位研發副總洪志斌亦指出，該技術使得緊湊的高密度電壓調節模組，能夠完美滿足運算托盤的厚度與嚴苛的空間限制。

支援次世代晶片架構，先進封裝提升電力傳輸效率

在實際應用層面，這項微型化且高度整合的VRM設計，未來能廣泛支援次世代圖形處理器（GPU）、張量處理器（TPU）及客製化特殊應用積體電路(ASIC)的架構要求。透過解決空間受限下的高密度配置挑戰，新型封裝技術為次世代AI系統的電力傳輸效率提供了具備實質改善的系統級方案，更顯示出先進封裝產業在解決AI功耗瓶頸上的重要戰略地位。