12吋光罩藍圖提前曝光，High NA EUV能否在2033年前就緒？

 

ASML與台積電推進12吋光罩，High NA EUV進入新一輪工程整合

艾司摩爾(ASML)與台積電(2330)在BACUS國際光學工程學會、也就是SPIE先進微影技術研討會前，宣布共同推動High NA EUV微影技術由現行6吋光罩升級到12吋光罩。雙方藍圖寫得很明確：2031年以前建立12吋光罩試產線，2033年前讓微影系統全面就緒。這代表High NA EUV的討論，開始從單一設備規格，走向整套量產工程的重新設計。

這個時點值得留意。先進製程的競賽已經從「能不能做」走到「能不能穩定放量」，光罩尺寸升級直接碰到設備整合、製程控制與供應鏈協作三個層面。ASML與台積電選在研討會前釋出合作藍圖，等於把未來兩到三年的技術路線先攤開，讓市場知道這條路線會持續往前推。

 

12吋光罩的價值，在於消除拼接限制

12吋光罩的核心意義，先落在製造效率與成本結構。現行使用兩張6吋光罩進行High NA EUV曝光時，會碰到拼接限制；升級到12吋光罩後，這個限制有機會被拿掉，晶片製造的成本效益也會跟著改善。對晶圓廠來說，這不只是曝光規格變大，而是整體生產力與良率管理的重新校準。

我把這件事看成先進製程的一次底層工程升級。當光罩尺寸變大，前段製程的設計、曝光、對位、檢測與耗材配置都要重新對齊，牽動的不只ASML一家公司，也會延伸到光罩供應商、關鍵零組件與設備服務鏈。換句話說，這條路線若持續推進，後面看的會是整個先進微影生態系的配套能力。

 

AI把電晶體架構推向更複雜，High NA需求也往前移

台積電預估，未來需要使用High NA EUV曝光的光罩層數會增加，並規劃自2030年起，於先進製程量產中逐步導入ASML的High NA技術。這個訊號和AI應用的擴張直接連動。AI晶片對運算密度、功耗與效能的要求持續提高，電晶體架構也跟著複雜化，製程往更細的節點推進時，微影能力就會變成瓶頸之一。

這裡的重點不只在設備本身，而在製程節點與量產節奏如何銜接。2030年開始逐步導入，意味著這不是短期一次性換機，而是跨年度的產線導入與製程驗證。對設備商而言，這種節奏通常會拉長合作深度；對晶圓廠而言，則代表新製程的capex安排，會更依賴技術成熟度與量產風險控制。

 

供應鏈已經開始集結，後面看的是落地速度

目前這項技術升級計畫，已經獲得多家半導體製造廠、光罩供應商與關鍵生態系夥伴支持。這個訊號的意義很直接：12吋光罩不是單點突破，而是需要整條供應鏈一起配合的系統工程。只要參與者越多，技術門檻就有機會被分攤，導入的路徑也會更清楚。

接下來市場要觀察的，不是概念是否成立，而是試產線是否依照2031年的目標前進，以及2033年的系統就緒能否如期完成。若後續驗證順利，ASML的High NA EUV滲透率、台積電先進製程的導入節奏，以及光罩與周邊供應鏈的接單動能，都會進入新的觀察區間。對我來說，這篇合作藍圖的真正價值，在於它把下一輪先進製程競賽的時間表，具體寫到了2031與2033年。